

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-078950

(43)Date of publication of application : 22.03.1996

(51)Int.Cl.

H03B 5/18

(21)Application number : 06-207474

(71)Applicant : TERA TEC:KK

(22)Date of filing : 31.08.1994


(72)Inventor : TAKENAKA TSUTOMU  
MIYAZAKI ATSUSHI

## (54) OSCILLATOR

## (57)Abstract:

PURPOSE: To provide the oscillator which can vary an oscillation frequency over wide bands and is suitable for integration.

CONSTITUTION: The oscillator is composed of a first transistor, resonance circuit 3, serial feedback circuit 5 and active load impedance matching circuit 5. This active load impedance matching circuit 5 is composed of a second transistor having a grounded control electrode, input electrode used as an input terminal and output electrode used as an output terminal, and the bands of the variable oscillation frequency can be widened. Besides, a circuit area can be miniaturized and in the case of integration, manufacture cost can be reduced.



## LEGAL STATUS

[Date of request for examination] 08.12.1999

[Date of sending the examiner's decision of rejection] 25.12.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 8 - 7 8 9 5 0

(43) 公開日 平成 8 年 (1996) 3 月 2 2 日

(51) Int. Cl. <sup>6</sup>

H03B 5/18

識別記号

庁内整理番号

F I

技術表示箇所

C 8321-5J

審査請求 未請求 請求項の数 6 O L (全 7 頁)

(21) 出願番号 特願平 6 - 2 0 7 4 7 4  
(22) 出願日 平成 6 年 (1994) 8 月 3 1 日

(71) 出願人 3 9 2 0 1 7 1 1 8  
株式会社テラテック  
東京都武蔵野市中町 2 丁目 1 1 番 1 3 号  
(72) 発明者 竹中 勉  
東京都武蔵野市中町 2 丁目 1 1 番 1 3 号  
株式会社テラテック内  
(72) 発明者 宮崎 淳  
東京都武蔵野市中町 2 丁目 1 1 番 1 3 号  
株式会社テラテック内  
(74) 代理人 弁理士 井出 直孝


(54) 【発明の名称】 発振器

(57) 【要約】

【目的】 発振周波数が広帯域に変えでき、かつ集積化に適した発振器を実現する。

【構成】 発振器は第 1 のトランジスタ、共振回路、直列帰還回路、能動負荷インピーダンス整合回路とから構成される。ここで、前記能動負荷インピーダンス整合回路は、制御電極を接地、入力電極を入力端子に、出力電極を出力端子とした第 2 のトランジスタより構成される。

【効果】 可変発振周波数の広帯域化がはかれる。また、回路面積の小型化がはかれ、集積化した場合には製造コストを低減できる。



1

## 【特許請求の範囲】

【請求項 1】 第 1 のトランジスタ ( 1 ) と、この第 1 のトランジスタの制御電極 ( G または B ) に接続された共振回路 ( 3 ) と、この第 1 のトランジスタの入力電極 ( S または E ) に接続された直列帰還回路 ( 4 ) と、この第 1 のトランジスタの出力電極 ( D または C ) に接続される負荷インピーダンス整合回路 ( 5 ) とを備えた直列帰還型の発振器において、

前記負荷インピーダンス整合回路 ( 5 ) は、その制御電極を交流的に接地し入力電極を入力端子とし出力電極を出力端子とする第 2 のトランジスタ ( 2 ) を含む能動型であることを特徴とする発振器。

【請求項 2】 前記負荷インピーダンス整合回路 ( 5 ) の入力インピーダンス (  $Z_L$  ) が  $20 \Omega$  以下に設定された請求項 1 記載の発振器。

【請求項 3】 前記共振回路 ( 3 ) は分布定数線路と可変容量ダイオードとの直列回路を含む請求項 2 記載の発振器。

【請求項 4】 前記直列帰還回路 ( 4 ) は分布定数線路と可変容量ダイオードとの並列回路を含む請求項 2 記載の発振器。

【請求項 5】 前記第 1 のトランジスタおよび前記第 2 のトランジスタがいずれも電界効果トランジスタであり、この二つのトランジスタおよびその周辺回路の少なくとも一部が一つの集積回路に実装された請求項 2 記載の発振器。

【請求項 6】 前記第 1 のトランジスタおよび前記第 2 のトランジスタがいずれもバイポーラトランジスタであり、この二つのトランジスタおよびその周辺回路の少なくとも一部が一つの集積回路に実装された請求項 2 記載の発振器。

## 【発明の詳細な説明】

## 【 0 0 0 1 】

【産業上の利用分野】 本発明は広帯域に発振周波数を可変できる高周波発振器に利用する。本発明は発振器の集積化、小型化に利用する。

## 【 0 0 0 2 】

【従来の技術】 発振器の発振周波数広帯域化への要求があり、その要求に応えるための従来例を図 6 を参照して説明する。図 6 は、トランジスタ ( 2 ) として電界効果型トランジスタを用い、負荷インピーダンス整合回路 ( 5 ) に  $1/4$  波長の分布定数線路型インピーダンス変成器 40 を、直列帰還回路 ( 4 ) にキャパシタ 14 と分布定数線路 15 の並列回路を、共振回路 ( 3 ) に分布定数線路 11 と可変容量ダイオード 9 との直列共振回路を用いたマイクロ波帯での直列帰還型の発振器である。

【 0 0 0 3 】 図 6 の回路において発振は、 $a-a'$  面より第 1 のトランジスタの出力電極側を見たインピーダンスを  $Z_L$ 、 $a-a'$  面より負荷インピーダンス整合回路側を見たインピーダンスを  $Z_L$  とした場合、インピーダ

2

ンス  $Z_L$  と  $Z_L$  との和がゼロとなったとき安定する。インピーダンス  $Z_L$  は共振回路 ( 3 ) および直列帰還回路 ( 4 ) を構成する素子パラメータを適切に設定することで負性抵抗を示すが、トランジスタの寄生容量のため、周波数が高くなるにつれ、設定できる負性抵抗の絶対値は小さくなる。これを補うため、 $Z_L$  を低インピーダンスにする  $1/4$  波長分布定数線路型インピーダンス変成器 40 を用いる。

## 【 0 0 0 4 】

【発明が解決しようとする課題】 しかしながら、従来例に示した構成では  $1/4$  波長分布定数線路型インピーダンス変成器が大きな面積を必要とし、集積化に大きな弊害となる。また特性に波長依存性のあるため、使用する周波数も限定される。広帯域にわたり低インピーダンスな  $Z_L$  を実現するため数段の  $1/4$  波長分布定数線路によるインピーダンス変成器を用いた例 ( 参考文献、1990 年電子情報通信学会春季全国大会誌、C-69、"9-18 GHz 帯トリプルバクタ VCO"、君島正幸、伊藤康之、益子 行夫 ) が報告されているが、当該変成器が回路小型集積化を困難にする。また、ブリング特性を劣化させバッファアンプまでも必要とすることがある。

【 0 0 0 5 】 本発明は、このような背景に行われたものであって、発振周波数が広帯域にわたり、かつブリング特性に優れ、集積化に適すよう小型である発振器を提供することを目的とする。

## 【 0 0 0 6 】

【課題を解決するための手段】 本発明は、第 1 のトランジスタ ( 1 ) と、この第 1 のトランジスタの制御電極 ( G または B ) に接続された共振回路 ( 3 ) と、この第 1 のトランジスタの入力電極 ( S または E ) に接続された直列帰還回路 ( 4 ) と、この第 1 のトランジスタの出力電極 ( D または C ) に接続される負荷インピーダンス整合回路 ( 5 ) とを備えた直列帰還型の発振器である。

【 0 0 0 7 】 ここで、本発明の特徴とするところは、前記負荷インピーダンス整合回路 ( 5 ) は、その制御電極を交流的に接地し入力電極を入力端子とし出力電極を出力端子とする第 2 のトランジスタ ( 2 ) を含む能動型であるところにある。

【 0 0 0 8 】 前記負荷インピーダンス整合回路 ( 5 ) の入力インピーダンス (  $Z_L$  ) が  $20 \Omega$  以下に設定されることが望ましい。

【 0 0 0 9 】 前記共振回路 ( 3 ) は分布定数線路と可変容量ダイオードとの直列回路を含むことが望ましい。

【 0 0 1 0 】 前記直列帰還回路 ( 4 ) は分布定数線路と可変容量ダイオードとの並列回路を含むことが望ましい。

【 0 0 1 1 】 前記第 1 のトランジスタおよび前記第 2 のトランジスタがいずれも電界効果トランジスタであり、この二つのトランジスタおよびその周辺回路の少なくとも

も一部が一つの集積回路に実装されることが望ましい。

【0012】前記第1のトランジスタおよび前記第2のトランジスタがいずれもバイポーラトランジスタであり、この二つのトランジスタおよびその周辺回路の少なくとも一部が一つの集積回路に実装されることが望ましい。

【0013】

$$\operatorname{Re}(Z_i) < 0 \quad \text{かつ} \quad |\operatorname{Re}(Z_i)| \geq \operatorname{Re}(Z_L) \quad \cdots (1)$$

$$\operatorname{Im}(Z_i) + \operatorname{Im}(Z_L) = 0 \quad \cdots (2)$$

である。ただし、 $\operatorname{Re}(Z_i)$ 、 $\operatorname{Re}(Z_L)$  はインピーダンス  $Z_i$ 、 $Z_L$  の実数分であり、 $\operatorname{Im}(Z_i)$ 、 $\operatorname{Im}(Z_L)$  はインピーダンス  $Z_i$ 、 $Z_L$  の虚数分である。

$$Z_i + Z_L = 0 \quad \cdots (3)$$

を満足するまで発振信号は成長し、上記条件で安定する。

$$\operatorname{Re}(Z_i) = -\text{constant}, \quad \operatorname{Im}(Z_i) = 0 \quad \cdots (4)$$

$$\operatorname{Re}(Z_L) = \text{constant}, \quad \operatorname{Im}(Z_L) = 0 \quad \cdots (5)$$

の条件が周波数に依らず成り立っていることが望ましい。ただし、 $\operatorname{Re}(Z_i)$  はインピーダンス  $Z_i$  の実数分であり、 $\operatorname{Im}(Z_i)$  はインピーダンス  $Z_i$  の虚数分

$$|\operatorname{Re}(Z_i)| \geq |\operatorname{Re}(Z_L)| \quad \cdots (6)$$

である。

【0017】発振させる周波数が高くなるにつれ、トランジスタの利得特性はその寄生容量素子のため低下し、負性抵抗の大きさ、 $|\operatorname{Re}(Z_i)|$ 、 $|\operatorname{Re}(Z_L)|$

$$\operatorname{Re}(Z_L) = \text{低い値、例えば } 20 \Omega \text{ 程度、} \operatorname{Im}(Z_L) = 0 \quad \cdots (7)$$

であることが必要となる。

【0019】一方、図2は制御電極（ベースまたはゲート）を接地、接地電極（エミッタまたはソース）を端子1、出力電極（コレクタまたはドレイン）を端子2とし

$$[Z] = \begin{bmatrix} \frac{1}{j\omega C_1 + \frac{1}{R_1} + g_m} & 0 \\ \frac{g_m}{j\omega C_2 + \frac{1}{R_1} + g_m} & \frac{1}{j\omega C_2} \end{bmatrix} \quad \cdots (8)$$

ここで  $g_m$  は相互コンダクタンスを示す。一般に  $1/R_1 \ll g_m$  であり、 $\omega C_1 \ll g_m$  の周波数領域では、

$$\operatorname{Re}(Z_{11}) = 1/g_m, \quad \operatorname{Im}(Z_{11}) = 0 \quad \cdots (9)$$

で近似的に表される。

【0021】図4を参照して図2の回路の入力インピーダンスの周波数特性の広帯域性能を確認する。図4は図2の回路の入力インピーダンス周波数レスポンスのシミュレーション特性である。横軸に周波数を取り、縦軸にインピーダンスをとる。図4には比較のため、従来の1/4波長分布定数線路型インピーダンス変成器のシミュ

$$\operatorname{Re}(Z_L) \leq 20 \Omega \text{ 程度、} \operatorname{Im}(Z_L) = 0 \quad \cdots (7)$$

を満足していることが図4よりわかる。

【0022】したがって、制御電極（ベースまたはゲー

【作用】直列帰還型の発振器において、発振を引き起こす利得素子であるトランジスタと負荷インピーダンス整合回路の接続点より上記トランジスタの出力電極側を見た小信号インピーダンスを  $Z_i$ 、負荷インピーダンス整合回路の入力端子側を見たインピーダンスを  $Z_L$  とするとき、発振開始条件は、

【0014】発振開始後、トランジスタの利得特性が歪みだし、上記接続点よりトランジスタの出力電極側を見た大信号インピーダンス  $Z_i$  が

【0015】広帯域発振特性を考慮するならば、(3)式に加え、さらに

である。

【0016】ここで一般に

$$|\operatorname{Re}(Z_i)| \geq |\operatorname{Re}(Z_L)| \quad \cdots (6)$$

$|\operatorname{Re}(Z_i)|$  は共に小さな値となる。

【0018】したがって、高周波領域で広帯域で発振動作を得るためには、発振周波数に依らず、

たトランジスタの等価回路である。図2の回路のインピーダンス行列は次式で表される。

【0020】

【数1】

図2の回路において端子1よりトランジスタを見たインピーダンス  $Z_{11}$  は、

レーション特性も合わせて記す。実線が本発明で用いた能動負荷インピーダンス整合回路特性であり、破線が従来例の特性である。図4において入力インピーダンス  $Z_{11}$  は  $15 \Omega$ 、外部負荷インピーダンス  $Z_L$  は  $200 \Omega$  とし、設計中心周波数は  $2.5 \text{ GHz}$  とした。広い周波数帯域にわたり、本発明で用いた能動負荷インピーダンス整合回路が発振条件、

トを接地、入力電極（エミッタまたはソース）を入力端子としたトランジスタを直列帰還型発振器の負荷イン

ピーダンス整合回路として用いることにより、発振器の負性抵抗分が小さくなる高周波領域においても発振が可能となる。また、発振の可変周波数帯域を広帯域にできる。

【 0 0 2 3 】 また、 $1/4$  波長分布定数線路型インピーダンス変成器を用いずにトランジスタ個で負荷インピーダンス整合回路を構成しているため、回路面積を小さくでき、モノリシック集積回路で発振回路を実現する場合には機器の小型化のみならず製造コスト低減にも寄与する。

【 0 0 2 4 】 さらに、トランジスタの単一方向性特性（アイソレーション特性）により、外部負荷インピーダンス  $Z_L$  の変動が、発振条件を決める（ 3 ）（ 4 ）

（ 5 ） 式に与える影響を小さくでき、外部負荷変動に対し安定した発振動作を実現する。

【 0 0 2 5 】

【 実施例 】 本発明実施例の構成を図 1 を参照して説明する。図 1 は本発明実施例回路の回路図である。

【 0 0 2 6 】 本発明は、電界効果型トランジスタ 1 と、電界効果型トランジスタ 1 のゲート電極に接続される共振回路 3 と、電界効果型トランジスタ 1 のソース電極に接続される直列帰還回路 4 と、電界効果型トランジスタ 1 のドレイン電極に接続される能動負荷インピーダンス整合回路 5 とを備えた直列帰還型の発振器である。

【 0 0 2 7 】 ここで、本発明の特徴とするところは、能動負荷インピーダンス整合回路 5 が、ゲート電極を交流的に接地し、ソース電極を入力端子とし、ドレイン電極を出力端子とした電界効果型トランジスタ 2 より構成さ

$$\operatorname{Re}(Z_L) = 1/g_a, \quad \operatorname{Im}(Z_L) = 0 \quad \cdots (9)$$

で近似的に与えられるため、分布定数線路 1 6 を

$$\operatorname{Re}(Z_A) = -\text{constant}, \quad \operatorname{Im}(Z_A) = 0 \quad \cdots (4)$$

の虚数項条件を満たすように設定すれば、発振条件

$$Z_A + Z_L = 0 \quad \cdots (3)$$

$$\operatorname{Re}(Z_A) = -\text{constant}, \quad \operatorname{Im}(Z_A) = 0 \quad \cdots (4)$$

$$\operatorname{Re}(Z_L) = \text{constant}, \quad \operatorname{Im}(Z_L) = 0 \quad \cdots (5)$$

はすべて満足され、回路は発振し、電界効果型トランジスタ 2 のドレイン電極に発振出力を取り出すことができる。また、電界効果型トランジスタ 2 の  $g_a$  をおよそ  $70 \text{ mS}$  に設定することで、高周波領域での発振を可能に

$$\operatorname{Re}(Z_A) = -\text{constant}, \quad \operatorname{Im}(Z_A) = 0 \quad \cdots (4)$$

が成り立つ周波数を可変でき、（ 5 ） 式は広帯域にわたり成り立っているため、広範囲に発振周波数を可変できる。

【 0 0 3 4 】 図 3 を参照して本発明実施例回路の動作特性を説明する。図 3 は本発明実施例回路の動作特性であり実際の回路の測定結果を示す図である。図 3（ a ）は、可変容量ダイオード 9、14、20 のバイアス電圧を横軸にとり、発振周波数を縦軸にとる。バイアス電圧が  $-2.2 \text{ V}$  から  $+0.8 \text{ V}$  まで変化すると発振周波数が  $24.2 \text{ GHz}$  から  $27.2 \text{ GHz}$  まで変化する。

れるところにある。

【 0 0 2 8 】 本発明実施例においては、能動負荷インピーダンス整合回路 5 の入力インピーダンス  $Z_L$  はおよそ  $15 \Omega$  に設定されている。

【 0 0 2 9 】 共振回路 3 は分布定数線路 1 1 と可変容量ダイオード 9 との直列共振回路である。また、直列帰還回路 4 は分布定数線路 1 5 と可変容量ダイオード 2 0、14 との並列接続にて構成される。インダクタ 6、7 はドレインバイアス供給用のチョークインダクタである。

10 高抵抗 1 3、1 8 はそれぞれ電界効果型トランジスタ 1、2 のゲートバイアス供給用である。可変容量ダイオード 9、14、20 の制御電圧  $V_{\text{control}}$  は高抵抗 1 2、1 9 を介して供給される。

【 0 0 3 0 】 電界効果型トランジスタ 1、2 の代わりにバイポーラトランジスタ 1、2 を用いてもよい。

【 0 0 3 1 】 次に、本発明実施例の動作を図 1 を参照して説明する。電界効果型トランジスタ 1 の利得、寄生帰還容量、共振回路 3 および直列帰還回路 4 により、 $a-a'$  面より電界効果型トランジスタ 1 のドレイン電極側を見込んだインピーダンス  $Z_A$  は特定の周波数で負性抵抗性を示す。この負性抵抗性は電界効果型トランジスタ 1 の寄生容量のため電界効果型トランジスタ 1 の利得が低下すると同等に低下する。

【 0 0 3 2 】 また、 $a-a'$  面より電界効果型トランジスタ 2 のソース電極側を見たインピーダンス  $Z_L$  は、電界効果型トランジスタ 2 の相互コンダクタンス  $g_a$  を用い

$$\operatorname{Re}(Z_L) = 1/g_a, \quad \operatorname{Im}(Z_L) = 0 \quad \cdots (9)$$

$$\operatorname{Re}(Z_A) = -\text{constant}, \quad \operatorname{Im}(Z_A) = 0 \quad \cdots (4)$$

$$Z_A + Z_L = 0 \quad \cdots (3)$$

$$\operatorname{Re}(Z_A) = -\text{constant}, \quad \operatorname{Im}(Z_A) = 0 \quad \cdots (4)$$

$$\operatorname{Re}(Z_L) = \text{constant}, \quad \operatorname{Im}(Z_L) = 0 \quad \cdots (5)$$

している。

【 0 0 3 3 】 また、制御電圧  $V_{\text{control}}$  により可変容量ダイオード 9、14、20 の容量を変化させることにより、

$$\operatorname{Re}(Z_A) = -\text{constant}, \quad \operatorname{Im}(Z_A) = 0 \quad \cdots (4)$$

【 0 0 3 5 】 図 3（ b ）は、発振周波数を横軸にとり、発振出力電力を縦軸にとる。発振周波数が  $24.2 \text{ GHz}$  から  $27.2 \text{ GHz}$  まで変化しても、全帯域で発振出力電力はおよそ  $10 \text{ dBm}$  で一定値である。これは、本発振の可変周波数範囲が、可変容量ダイオード 9、14、20 の可変容量比で制限されていることを示している。今回用いたものは可変容量比が 3 程度であるので、これを可変容量比 10 程度のものに置き換えることでさらに発振の可変周波数範囲を  $20 - 30 \text{ GHz}$  程度に広げることができる。

【0036】また、外部負荷インピーダンスを半分に变化させた場合のシミュレーションでは、本実施例の発振器の振幅変化は5%以下であるのに対し従来例は発振が停止してしまつた。したがってプリング特性においても本実施例の発振回路は従来例より安定していることがわかる。

【0037】次に、図5を参照して本発明実施回路を集積化した状態を説明する。図5は本発明実施例回路を集積化した状態を示す図である。図5に示すように、集積化時の回路面積は、例えば発振周波数を25GHzとした場合、本発明実施例回路では1.5mm<sup>2</sup>程度の大きさで実現することができた。従来例では1/4波長分布定数線路型インピーダンス変成器を用いるためその倍程度の大きさとなる。言い換えれば、本発明実施例回路を用いれば製造コストを従来の半分に低減し得ることを示している。

【0038】

【発明の効果】以上説明したように、本発明によれば、広帯域にわたり安定した発振動作を行い、集積化に適した発振器が実現できる。これにより、小型で安価な発振器が実現できる。

【図面の簡単な説明】

【図1】本発明実施例回路の回路図。

【図2】制御電極を接地したトランジスタの等価回路。

【図3】本発明実施例回路の動作特性を示す図。

【図4】制御電極を接地した電界効果型トランジスタの入カインピーダンス $Z_i$ の周波数特性をシミュレーションした結果を示す図。

【図5】本発明実施例回路を集積化した状態を示す図。

【図6】負荷インピーダンス整合回路に1/4波長分布定数線路型インピーダンス変成器を用いた直列帰還型の発振器の回路図。

【符号の説明】

1、2 電界効果トランジスタ

3 共振回路

4 直列帰還回路

5、負荷インピーダンス整合回路

6、7 チョークインダクタ

8、10、17 バイアスカット用キャパシタ

9、14、20 可変容量ダイオード

11、15、16 分布定数線路

12、13、18、19 バイアス印加用高抵抗

20 出力端子

40 1/4波長分布定数線路型インピーダンス変成器

G ゲート電極


D ドレイン電極

S ソース電極


$Z_i$ 、 $Z_o$  インピーダンス

$Z_L$  外部負荷インピーダンス


【図1】




【図 2】



【図 3】




(a)




(b)

【図 4】




【図 6】





【図 5】



BEST AVAILABLE COPY